허근 교수팀, 반도체 층간 간섭 저감 혁신기술 개발

전북대학교는 허근 교수(반도체화학공학부) 연구팀이 그래핀으로 층간 간섭을 획기적으로 저감할 수 있는 차세대 반도체 제작의 혁신기술을 개발했다고 13일 밝혔다.

허근 교수와 봉정우 석사과정생이 참여한 이번 연구는 최근 열린 ‘2025년 반도체공학회 동계종합학술대회 및 반도체미래기술워크숍’에서 발표돼 우수논문 발표상을 수상했다.

Monolithic 3D(M3D) 기술은 단일 웨이퍼에 소자를 여러 층 적층 하는 구조로, 고집적 소자 제작을 가능하게 하지만, 층간 전자기 간섭 문제가 큰 걸림돌로 작용해 왔다.

허 교수팀은 저온 공정을 이용해 이중 적층 구조의 반도체 장치를 제작하고, 그래핀 차폐층을 삽입하여 이 문제를 해결했다고 밝혔다.

제1저자로 참여한 봉정우 석사과정생은 ‘Graphene shielding for Crosstalk Reduction in Monolithic-3D Device’을 주제로 한 논문을 통해 “그래핀 차폐층을 적용한 M3D 구조에서 ON 전류와 문턱전압 이하 스윙의 변화를 효과적으로 감소시켰다”며 “특히 임계 전압 변화를 기존 대비 약 75% 줄이는데 성공했다”고 설명했다.

이는 전자기 간섭 문제를 완화하고, 안정적인 반도체 성능을 구현하는데 있어 그래핀의 탁월한 가능성을 보여주는 성과로 평가된다.

허근 교수는 “그래핀은 높은 전도성과 유연성을 지닌 얇은 소재로, 반도체 고집적화에 적용될 수 있을 뿐만 아니라 전자기 간섭을 효과적으로 막아 장치의 안정성을 크게 향상시킬 수 있다”며 “이 기술은 차세대 반도체 혁신을 가속화할 것”이라고 강조했다.